您所在的位置:首页 > 新闻动态 > 行业新闻

行业新闻

电力电子FPGA仿真技术浅析

作者:能创科技 来源: 日期:2021/7/7 15:18:31 人气:0

  对于实时仿真而言,大家永远希望可以做到的仿真步长越小越好。步长越小,意味着可以用更多的仿真次数模拟某个工况。这样可以更好的模拟不同时间常数的系统。

  对于电力电子系统而言,由于其系统需要接收10khz以上的控制指令,也就是PWM信号.根据采样定律,要比较准确的描述,那一个周期的话至少需要采集50-100次以上才能比较好的模拟出控制信号对电力电子系统的影响,则可以推算出步长就至少是2e-6甚至更小,也就是2us以下的仿真步长。

image.png

  受限于CPU的串行执行方式,以及实时OS、后台任务、IO端口仿真等任务消耗,CPU可运行的最快周期一般为10~20us(具体根据各产品的操作系统优化情况,配置性能有关,但该情况下模型必须很小了)。像很多国外的基于CPU实时仿真的产品其实技术文档都有说明,仿真步长低于20us的仿真建议放到FPGA中进行。同时,基于CPU实时仿真的时间精度,有时候也叫时间抖动,相对比较大(之后会有文章介绍过测试某些实时系统抖动情况,感兴趣的朋友可以看看),这对于尺度在微妙级甚至纳秒级的仿真是非常致命的。当然,并不是说高于20us以上的仿真步长不能仿真电力电子系统了,那基本是对电力电子进行了特殊处理,采用平均值的等效方式来忽略了一些细节的暂态特性的。这种电力电子系统模型的优缺点介绍的文章比较多,也各有应用领域,这里就不展开说明了。

image.png

  所以基于CPU的实时性达不到电力电子高精度仿真的需求。因此基于FPGA的“硬”仿真应运而生。借助于FPGA芯片数字电路的并行运算,可以将模型计算压缩到100ns或1us级别,完美实现电力电子期间的超高速仿真。



        本站系本网编辑转载,转载目的在于传递更多信息,并不代表本网赞同其观点和对其真实性负责。如涉及作品内容、版权和其它问题,请在30日内与本网联系,我们将在第一时间删除内容![声明]本站文章版权归原作者所有内容为作者个人观点本站只提供参考并不构成任何投资及应用建议。本站拥有对此声明的最终解释权


标签: